-
1 RISC-architecture
-
2 RISC architecture
RISC-архитектура; архитектура с ограниченным набором команд -
3 RISC architecture
Сетевые технологии: RISC-архитектура, архитектура с ограниченным набором команд -
4 RISC architecture
см. RISCАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > RISC architecture
-
5 advanced RISC architecture
Вычислительная техника: улучшенная RISC-архитектураУниверсальный англо-русский словарь > advanced RISC architecture
-
6 performance optimization with enhanced RISC architecture
Техника: архитектура POWER, архитектура с оптимальными техническими характеристиками и с усовершенствованными RISC-процессорамиУниверсальный англо-русский словарь > performance optimization with enhanced RISC architecture
-
7 CISC and RISC architecture
CISC i RISC arhitektura -
8 RISC
1) Reduced Instruction Set Computing (technology) - вычисления с сокращённым набором команд, RISC-архитектураархитектура процессоров, построенная на основе сокращённого набора команд (их обычно в три раза меньше, чем у аналогичных по разрядности обычных CISC-процессоров). Характеризуется наличием команд фиксированной длины (обычно в одно машинное слово), исполняемых за один машинный такт, большого количества регистров (поскольку все операнды команд должны находиться в регистрах), операций типа регистр-регистр (все, кроме команд чтения и записи в память), а также отсутствием косвенной адресации. Работа с памятью сводится только к загрузке и сохранению регистров, поэтому другое название RISC - load-store architecture. Концепцию RISC разработал Джон Кок ( John Cocke) из IBM Research, название придумал профессор университета в Беркли Дэвид Паттерсон (David Patterson), однако ещё до того как была разработана эта концепция похожие принципы были реализованы в машине Cray-2. Одним из недостатков RISC-архитектуры считается фиксированная длина команд, требующая для хранения программы большего объёма памяти. С другой стороны, эта архитектура сильно упрощает конвейеризацию, на 20-30% сокращает объём логики дешифрации команд и позволяет увеличить тактовую частоту ЦП. Наиболее распространённые RISC-архитектуры: MIPS, PowerPC, HP PA-RISC и ARM.Some of the advantages of RISC include instructions that are easier and faster to execute. — Одно из преимуществ RISC-архитектуры - более простые и быстрее исполняемые машинные команды см. тж. branch prediction, CISC, command set, EPIC, machine cycle, machine word, superscalar architecture, VLIW
2) Reduced Instruction Set Computer - компьютер с сокращённым набором командАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > RISC
-
9 PA-RISC
1) Техника: precision architecture RISC2) Вычислительная техника: Precision Architecture, Reduced Instruction Set Computing (RISC, HP), precision architecture RISC3) Сетевые технологии: Precision Architecture-Reduced Instruction Set Computing4) Расширение файла: Precision Architecture-RISC (HP) -
10 PA-RISC
семейство 64-разрядных RISC-процессоров компании Hewlett-Packard. Появилось в 1986 г.см. тж. www.hp.comАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > PA-RISC
-
11 PA-RISC
[Precision Architecture RISC] точная архитектура RISC (64-разрядный RISC-процессор компании Hewlett-Packard) -
12 PA-RISC
сокр. от Precision Architecture RISCEnglish-Russian dictionary of computer science and programming > PA-RISC
-
13 precision architecture RISC
Вычислительная техника: точная архитектура RISC, процессор PA-RISC (http://ivb.unact.ru/glossary/parisc.html)Универсальный англо-русский словарь > precision architecture RISC
-
14 PA-RISC
precision architecture RISC - точная архитектура RISC -
15 superscalar architecture
архитектура процессора с несколькими конвейерами, предусматривающая возможность одновременного выполнения более одной обычной машинной (скалярной) команды, т. е. эти команды запускаются в процессоре на выполнение одновременно и выполняются независимо друг от друга на разных конвейерах. При этом часть полученных результатов может не использоваться в общем вычислении и отбрасываться (обычно из-за ветвлений программы). Применяется как в RISC-, так и в CISC-процессорах. Термин впервые появился в 1987 г.Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > superscalar architecture
-
16 PA RISC
-
17 scalable processor architecture
2) микропроцессор с сокращённым набором команд фирмы Sun Microsystems, RISC-микропроцессор фирмы Sun MicrosystemsEnglish-Russian electronics dictionary > scalable processor architecture
-
18 PA RISC
сокр. от precision architecture reduced instruction set computing -
19 scalable processor architecture
2) микропроцессор с сокращённым набором команд фирмы Sun Microsystems, RISC-микропроцессор фирмы Sun MicrosystemsThe New English-Russian Dictionary of Radio-electronics > scalable processor architecture
-
20 load-store architecture
архитектура с операциями "загрузка-сохранение" - см. RISCАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > load-store architecture
См. также в других словарях:
Waikato RISC Architecture Microprocessor — WRAMP (Waikato RISC Architecture Microprocessor) is a processor designed at the University of Waikato, to aid in the teaching of Computer Systems and Assembly Language. Internals All instructions are based on 32 bit words and it only executes one … Wikipedia
RISC OS — Infobox OS name = RISC OS caption = A screenshot of RISC OS 4 developer = RISCOS Ltd (6.xx), Castle Technology Ltd / RISC OS Open Ltd (5.xx) source model = Proprietary software/Shared Source [ [http://www.iconbar.com/RISC OS Open Reveal Shared… … Wikipedia
Architecture De Processeur — Une architecture externe de processeur[1],[2] ou architecture de jeu d instructions[3] (ISA, de l anglais instruction set architecture), ou tout simplement architecture (de processeur) … Wikipédia en Français
Architecture des processeurs — Architecture de processeur Une architecture externe de processeur[1],[2] ou architecture de jeu d instructions[3] (ISA, de l anglais instruction set architecture), ou tout simplement architecture (de processeur) … Wikipédia en Français
Architecture MIPS — MIPS I R2000 • R3000 MIPS II R6000 MIPS III R4000 • R4200 • R4600 … Wikipédia en Français
RISC (процессоры) — RISC (англ. Reduced Instruction Set Computing) вычисления с сокращённым набором команд. Это концепция проектирования процессоров, которая во главу ставит следующий принцип: более компактные и простые инструкции выполняются быстрее. Простая… … Википедия
RISC (sigle de l'anglais Reduced Instruction Set Computer) — ● RISC (sigle de l anglais Reduced Instruction Set Computer) Architecture d un processeur élémentaire utilisant un jeu d instructions réduit et permettant d accroître les performances d un système informatique … Encyclopédie Universelle
RISC — У этого термина существуют и другие значения, см. RISC (значения). RISC (англ. restricted (reduced) instruction set computer[1][2] компьютер с сокращённым набором команд) архитектура процессора, в которой быстродействие… … Википедия
Architecture de processeur — Une architecture externe de processeur[1],[2] ou architecture de jeu d instructions[3] (ISA, de l anglais instruction set architecture), ou tout simplement architecture (de processeur)[4 … Wikipédia en Français
RISC — /risk/, n. reduced instruction set computer: a computer whose central processing unit recognizes a relatively small number of instructions, which it can execute very rapidly. Cf. CISC. * * * in full Reduced Instruction Set Computing Computer… … Universalium
RISC — Reduced Instruction Set Computing (RISC) (engl. für Rechnen mit reduziertem Befehlssatz) ist eine bestimmte Designphilosophie für Prozessoren. Es steht im Gegensatz zum CISC Prozessor Design. Inhaltsverzeichnis 1 Konsequenzen des RISC… … Deutsch Wikipedia
